# 日本国特許庁 JAPAN PATENT OFFICE

別紙添付の書類に記載されている事項は下記の出願書類に記載されている事項と同一であることを証明する。

This is to certify that the annexed is a true copy of the following application as filed with this Office.

出 願 年 月 日 Date of Application:

2003年 2月26日

出 願 番 号 Application Number:

人

特願2003-049136

[ST. 10/C]:

[JP2003-049136]

出 願
Applicant(s):

ローム株式会社

特許庁長官 Commissioner, Japan Patent Office 2003年12月 5日





【書類名】

特許願

【整理番号】

02-00485

【提出日】

平成15年 2月26日

【あて先】

特許庁長官 殿

【国際特許分類】

G11B 19/06

【発明の名称】

タイミング調整装置

【請求項の数】

4

【発明者】

【住所又は居所】

京都市右京区西院溝崎町21番地 ローム株式会社内

【氏名】

藤井 教夫

【特許出願人】

【識別番号】

000116024

【氏名又は名称】 ローム株式会社

【代表者】

佐藤 研一郎

【代理人】

【識別番号】

100083231

【住所又は居所】

東京都港区新橋2丁目10番5号 末吉ビル5階 ミネ

ルバ国際特許事務所

【弁理士】

【氏名又は名称】

紋田 誠

【選任した代理人】

【識別番号】 100112287

【住所又は居所】 東京都港区新橋2丁目10番5号 末吉ビル5階 ミ

ネルバ国際特許事務所

【弁理士】

【氏名又は名称】 逸見 輝雄

【手数料の表示】

【予納台帳番号】 016241

【納付金額】

21,000円

【提出物件の目録】

【物件名】 明細書 1

【物件名】 図面 1

【物件名】 要約書 1

【包括委任状番号】 9901021

【プルーフの要否】 要

【書類名】 明細書

【発明の名称】 タイミング調整装置

【特許請求の範囲】

【請求項1】入力信号が入力され、その入力信号レベルをディジタル信号に変換してディジタル化入力信号として出力するADコンバータと、

前記ディジタル化入力信号とカウンタクロック信号とトリガ信号とが入力され、前記ディジタル化入力信号に応じて計数カウント数がセットされるとともに、前記トリガ信号により前記カウンタクロック信号のカウントを開始し、前記計数カウント数をカウントした時点で出力信号を出力するカウンタ回路と、を備えることを特徴とするタイミング調整装置。

【請求項2】前記計数カウント数は、前記トリガが入力された時点で前記ディジタル化入力信号がセットされることを特徴とする、請求項1記載のタイミング調整装置。

【請求項3】前記ADコンバータは、

入力クロック信号をカウントして、カウント動作を繰り返し行う2進化Nビット出力カウンタと、

前記2進化Nビット出力カウンタのNビット出力信号をディジタル入力としアナログ信号に変換してカウンタアナログ信号として出力するDAコンバータと、

前記入力信号と前記カウンタアナログ信号とを比較し、比較出力を出力する比較器と、

前記Nビット出力信号をデータとして入力し、前記比較出力の変化にしたがって前記Nビット出力信号を保持し、この保持された前記Nビット出力信号を前記ディジタル化入力信号として出力するラッチ回路と、を有することを特徴とする、請求項1、2記載のタイミング調整装置。

【請求項4】前記カウンタクロック信号は、前記Nビット出力信号のうちのいずれか1つの出力信号であることを特徴とする、請求項3記載のタイミング調整装置。

【発明の詳細な説明】

[0001]

## 【発明の属する技術分野】

本発明は、フロッピー(登録商標)ディスク装置(以下、FDDと称する)等の磁気ディスク装置や光ディスク装置のインデックス信号や、ビデオテープレコーダ(VTR)のPG信号等のタイミング調整に使用されるタイミング調整装置に関する。

#### [0002]

従来から例えばFDD等の磁気ディスク装置では、ディスク1回転に1パルスのインデックス信号を発生させ、記録トラックの書き始めを決めるようにしている。このインデックス信号のタイミングは、ディスクの互換性を取れるようディスクの特定の回転角度位置で発生させる必要がある。しかし、インデックス信号を発生するインデックス信号発生手段の取り付け精度は、通常数度程度の誤差が見込まれることから、発生されたインデックス信号のタイミング調整を行い、誤差を補正して使用している。

#### [0003]

このタイミング調整装置として、基準となる第1電流を流す第1電流源と、任意に調整できる第2電流を流す第2電流源と、コンデンサとを備え、規定電圧値にあるコンデンサをインデックス信号の発生から所定時間だけ第1電流で充電(放電)し、その後第2電流で規定電圧値まで放電(充電)させて、タイミング調整を行うものがある(特許文献1参照)。

## $[0\ 0\ 0\ 4\ ]$

## 【特許文献1】

特許第2546223号明細書

#### [0005]

## 【発明が解決しようとする課題】

しかし、従来のタイミング調整装置は、コンデンサへの充電と放電とを利用してタイミングを調整するものであるから、コンデンサを必要とする。したがって、タイミング調整装置をIC化する場合には、そのコンデンサを外付け部品として用意する必要があり、コストアップの要因となる。また、外付けコンデンサへの接続のために、専用のピンを必要とするから、ICの小型化ができにくくなる

## [0006]

0

そこで、本発明は、時間調整用のコンデンサを用いることなく、必要な時間を 精度良く設定するとともに、設定された調整時間のドリフトが少ないタイミング 調整装置を提供することを目的とする。

#### [0007]

## 【課題を解決するための手段】

請求項1のタイミング調整装置は、入力信号Vi n a が入力され、その入力信号Vi n d として出力 号レベルをディジタル信号に変換してディジタル化入力信号Vi n d として出力 するA D コンバータ 1 0 と、

前記ディジタル化入力信号Vindとカウンタクロック信号CLKcとトリガ信号TRGとが入力され、前記ディジタル化入力信号Vindに応じて計数カウント数がセットされるとともに、前記トリガ信号TRGにより前記カウンタクロック信号CLKcのカウントを開始し、前記計数カウント数をカウントした時点で出力信号Soutを出力するカウンタ回路20と、を備えることを特徴とする

#### [0008]

請求項2のタイミング調整装置は、請求項1記載のタイミング調整装置において、前記計数カウント数は、前記トリガが入力された時点で前記ディジタル化入力信号Vindがセットされることを特徴とする。

#### [0009]

請求項3のタイミング調整装置は、請求項1、2記載のタイミング調整装置において、前記ADコンバータ10は、入力クロック信号CLKsをカウントして、カウント動作を繰り返し行う2進化Nビット出力カウンタ13と、前記2進化Nビット出力カウンタ13のNビット出力信号Q1~Q4をディジタル入力としアナログ信号に変換してカウンタアナログ信号Vdaとして出力するDAコンバータ15と、前記入力信号Vinaと前記カウンタアナログ信号Vdaとを比較し、比較出力CPを出力する比較器11と、前記Nビット出力信号Q1~Q4をデータとして入力し、前記比較出力CPの変化にしたがって前記Nビット出力信

号Q $1\sim$ Q4を保持し、この保持された前記Nビット出力信号Q $1\sim$ Q4を前記ディジタル化入力信号Vindとして出力するラッチ回路14と、を有することを特徴とする。

#### [0010]

請求項4のタイミング調整装置は、請求項3記載のタイミング調整装置において、前記カウンタクロック信号CLKcは、前記Nビット出力信号Q1~Q4のうちのいずれか1つの出力信号であることを特徴とする。

#### $[0\ 0\ 1\ 1]$

## 【発明の実施の形態】

以下、本発明のタイミング調整装置の実施の形態について、図を参照して説明する。図1は、本発明の第1の実施の形態に係るタイミング調整装置の構成を示す図である。図2は、図1の動作を説明するタイミングチャートである。このタイミング調整装置は、ICに作り込まれている。

## $[0\ 0\ 1\ 2]$

図1において、ADコンバータ10は、入力信号Vinaが入力され、その入力信号レベルをディジタル信号に変換してディジタル化入力信号Vindとして出力する。カウンタ回路(COUNT)20は、ディジタル化入力信号Vindがデータ入力端子Dに、カウンタクロック信号CLKcがクロック入力端子CKに、トリガ信号TRGがセット端子Sに、それぞれ入力される。

#### $[0\ 0\ 1\ 3]$

そして、カウンタ回路 2 0 には、トリガ信号 TRG によって、ディジタル化入力信号 V i n d に応じた計数カウント数がセットされるとともに、カウンタクロック信号 C L K c のカウントを開始し、セットされた計数カウント数をカウントし終えた時点で出力信号 S o u t を出力する。

## [0014]

トリガ信号TRGは、モータなどの回転体の回転(FDDの場合を例にすると、約300RPM)に伴って1回転に1回出力される。出力信号Soutは、トリガ信号TRGの発生から所定回転角度(例、数度)に相当する遅延時間後に出力される。入力信号Vinaは、出力信号Soutが出力される遅延時間を設定

するように調整されるものであり、例えばボリューム(可変抵抗)によりそのレベルを調整し、設定する。

## [0015]

図1のタイミング調整装置の動作を、図2のタイミングチャートも参照して説明する。

#### [0016]

まず、トリガ信号TRGに対して出力信号Soutを遅延させる調整時間Tdを決めて、その調整時間Tdに見合うように入力信号Vinaを設定する。この設定された入力信号Vinaの大きさが図2に矢印で示されている。

## $[0\ 0\ 1\ 7]$

この設定された入力信号VinaがADコンバータ10に入力され、ディジタル化入力信号Vindにディジタル符号化されて、カウンタ回路20のデータ入力端子Dに供給される。カウンタ回路20には、また、カウンタクロック信号CLKcが連続的に供給されている。

## [0018]

トリガ信号TRGがセット端子Sに時点 t 1で印加されると、その時点のディジタル化入力信号Vindが計数カウント値としてセットされる。同時に、カウンタクロック信号CLKcのカウントが開始される。なお、トリガ信号TRGは、カウンタクロック信号CLKcに同期していることを例に図示しているが、同期していなくても良い。

## [0019]

カウンタクロック信号 CLKcのカウントが進行し、そのカウント数 CNT が計数カウント値(即ち、Vind)に達した時点 t2で、カウンタクロック信号 CLKcのカウントが終了し、出力信号 Sout が出力される。カウンタクロック信号 CLKcのカウント開始時点 t1 からカウント終了時点 t2 までの時間が、調整された調整時間 Td となる。

#### [0020]

トリガ信号TRGは、対象が回転体である場合には、所定周期T1毎に繰り返し供給されるから、出力信号Soutも調整時間Tdだけ遅れて所定周期T1毎

に繰り返し出力される。

## [0021]

この調整時間 T d が所期の時間と異なる場合や、或いは、その時間を変更する場合には、入力信号 V i n a を適切な大きさに再調整する。

## [0022]

このタイミング調整装置では、入力信号Vinaがディジタル符号化されたディジタル化入力信号Vindによって、カウンタ回路20の計数カウントをセットし、カウンタクロック信号CLKcによりカウントを行う。したがって、入力信号Vinaに精度良く応じた調整時間Tdを設定することができる。

## [0023]

また、設定された調整時間Tdの精度はカウンタクロック信号CLKcにより決まるので、カウンタクロック信号CLKcが安定していれば、電源電圧や周囲温度の変化による調整時間Tdのドリフトは、従来のものより少なくできる。また、カウンタクロック信号CLKcのクロック周期は、調整時間Tdのドリフトが小さいから、必要とされる調整時間Tdの精度に応じて決めることができる。

#### [0024]

図1のタイミング調整装置は、FDD等の磁気ディスク装置や光ディスク装置のインデックス信号や、ビデオテープレコーダ(VTR)のPG信号等のタイミング調整に使用することができる。

#### [0025]

FDDに適用する場合には、トリガ信号TRGは、ディスク1回転に1パルスの入力インデックス信号であり、出力信号Soutは、ディスクの特定の回転角度分だけ時間遅延させた出力インデックス信号である。また、入力信号Vinaは遅延させる時間を指令する遅延量設定値になる。これにより、ディスクの互換性を取れるように、出力インデックス信号のタイミングを、ディスクの特定の回転角度位置で発生させるよう調整できる。FDD以外の他のディスクなどにおいても同様に適用できる。さらに、本発明は、これらに限らず、回転体の回転位置のタイミング調整に広く利用できる。

## [0026]

図3は、本発明の第1の実施の形態に係るタイミング調整装置の構成を示す図であり、特にADコンバータ10の具体的構成例を示している。図4は、図3のADコンバータ10の動作を説明するタイミングチャートである。

## [0027]

図3において、ADコンバータ10の具体的構成例を示している点、またそれと関連してカウンタクロック信号CLKcとしてADコンバータ10内部の信号を利用する点で、図1と異なっており、その他の点は同じである。以下、異なる点を中心に説明する。

#### [0028]

まず、ADコンバータ10の構成について説明する。2進化Nビット出力カウンタ(N-COUNT)13は、入力クロック信号であるシステムクロック信号 CLKsをカウントして、初期値から終了値までのカウント動作を繰り返し行う。このNビット出力カウンタ13は、2進化2 $^{
m N}$ 進カウンタにより構成される。この例では、N=4、として説明するが、Nは任意の数でよい。また、2進化2 $^{
m N}$ 進カウンタに限らず、カウント動作を繰り返し行うカウンタであれば他の形式のカウンタでも良い。

#### [0029]

DAコンバータ15は、Nビット出力カウンタ13のNビット出力信号Q1~Q4をディジタル入力としアナログ信号に変換してカウンタアナログ信号Vdaとして出力する。このDAコンバータ15としては、IC化した場合の必要面積を小さくするために、R-2Rタイプの梯子型抵抗回路によるDAコンバータを用いることがよい。

#### [0030]

比較器11は、入力信号Vinaとカウンタアナログ信号Vdaとを比較し、入力信号Vinaがカウンタアナログ信号Vdaを上回るときに、Hレベルの比較出力CPを出力する。

#### [0031]

D型フリップフロップ12は、クロック端子Cにシステムクロック信号CLKsを入力し、データ端子Dに比較出力CPを入力し、フリップフロップ出力FF

を出力する。

## [0032]

ラッチ回路 14 は、N ビット出力信号 Q  $1\sim Q$  4 をデータ端子 D にデータとして入力し、クロック端子 C へ入力されるフリップフロップ出力 F F (つまり、比較出力 C P )の変化にしたがってN ビット出力信号 Q  $1\sim Q$  4 を保持する。そして、保持されたN ビット出力信号 Q  $1\sim Q$  4 をディジタル化入力信号 V i n d b して、カウンタ回路 2 0 に向けて出力する。

## [0033]

## [0034]

図3のタイミング調整装置におけるADコンバータ10の動作を、図4のタイミングチャートも参照して説明する。

#### [0035]

まず、設定された入力信号V i n aが比較器1 1 の正(+)入力端子に入力され、負(-)入力端子に入力されるカウンタアナログ信号V d a と比較される。

#### [0036]

Nビット出力カウンタ13はシステムクロック信号CLKsを連続的にカウントしており、Nビット出力信号 $Q1\sim Q4$ をラッチ回路14と、DAコンバータ15に供給している。

## [0037]

DAコンバータ15では、入力されるNビット出力信号Q1~Q4を常時ディ ジタル信号に変換してカウンタアナログ信号Vdaを出力する。

#### [0038]

時点tllでNビット出力カウンタ13のカウント周期Tllがスタートする と、カウンタアナログ信号Vdaが上昇していく。入力信号Vinaをカウンタ アナログ信号Vdaを越えたときに比較出力CPがHレベルからLレベルに変化 する。その次のシステムクロック信号CLKsの立ち下がりに同期した時点t1 2 でフリップフロップ出力 F F が立ち下がる。

#### [0039]

ラッチ回路14は、フリップフロップ出力FFの立ち下がりにより、その時点 t 1 2 の N ビット出力信号 Q 1 ~ Q 4 (図 4 の場合、 1 , 1 , 0 , 1)をデータ 信号としてラッチし、それをディジタル化入力信号Vind(図4の場合、1、 1.0.1) としてカウンタ回路20に供給する。

#### [0040]

時点t13でNビット出力カウンタ13のカウント周期T11がエンドになる と、以上のような動作が繰り返し行われる。

#### $[0\ 0\ 4\ 1\ ]$

ディジタル化入力信号Vindは、ラッチされるとその値を保持し、次のカウ ント周期で新しいNビット出力信号Q1~Q4に更新される。入力信号Vina が変更されない間は、同じディジタル化入力信号Vindが連続して出力される ことになる。

#### [0042]

カウンタ回路20の動作は、カウンタクロック信号CLKcがNビット出力信 号Q1~Q4のいずれかとされる以外は、図1のものと同じである。

#### $[0\ 0\ 4\ 3]$

本発明のタイミング調整装置は、充放電用コンデンサを使用せずにIC化され ており、また、入力信号Vina、カウンタアナログ信号Vdaの比較部分以外 は全てディジタル回路で構成されており、所要面積も小さくなっている。

#### [0044]

## 【発明の効果】

本発明のタイミング調整装置によれば、ディジタル符号化された入力信号によって計数カウントをセットし、カウンタクロック信号によりカウントを行うから、入力信号に精度良く応じた調整時間を設定することができる。また、設定された調整時間の精度はカウンタクロック信号により決まるので、カウンタクロック信号が安定していれば、電源電圧や周囲温度の変化による調整時間のドリフトは、従来のものより少なくできる。

#### [0045]

また、本発明のタイミング調整装置によれば、充放電用コンデンサを使用しないからIC化が容易であり、かつ、入力信号の比較部分以外は全てディジタル回路で構成されるのでIC化したときの所要面積も小さくすることができる。

## [0046]

また、カウンタクロック信号として、ADコンバータ内部のNビット出力信号を使用するから、計数カウントを少なくでき、カウンタ回路を小型化できる。

## 【図面の簡単な説明】

#### 【図1】

本発明の第1の実施の形態に係るタイミング調整装置の構成図。

#### 【図2】

図1の動作を説明するタイミングチャート。

#### 【図3】

本発明の第2の実施の形態に係るタイミング調整装置の構成図。

## 【図4】

図3のADコンバータ10の動作を説明するタイミングチャート。

#### 【符号の説明】

10 ADコンバータ

Vina 入力信号

Vind ディジタル化入力信号

20 カウンタ回路

TRG トリガ信号


Sout 出力信号

CLKc カウンタクロック信号


- 11 比較器
- 12 D型フリップフロップ
- 13 Nビット出力カウンタ
- 14 ラッチ回路
- 15 DAコンバータ
- CLKs システムクロック信号
- Vda カウンタアナログ信号




【図1】




【図2】



# [図3]





【書類名】 要約書

## 【要約】

【課題】時間調整用のコンデンサを用いることなく、必要な時間を精度良く設定するとともに、設定された調整時間のドリフトが少ないタイミング調整装置を提供すること。

【解決手段】入力信号VinaをADコンバータ10によりディジタル信号に変換してディジタル化入力信号Vindとして出力する。カウンタ回路20は、ディジタル化入力信号Vindに応じて計数カウント数をセットし、トリガ信号TRGによりカウンタクロック信号CLKcのカウントを開始し、計数カウント数をカウントした時点で出力信号Soutを出力する。

【選択図】 図1

## 特願2003-049136

# 出 願 人 履 歴 情 報

識別番号

[000116024]

1. 変更年月日

1990年 8月22日

[変更理由]

新規登録

住 所

京都府京都市右京区西院溝崎町21番地

氏 名 ローム株式会社